

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

昭63-133704

⑮ Int.Cl.<sup>4</sup>

H 03 B

5/06  
5/12

識別記号

庁内整理番号

8731-5J  
D-8731-5J

⑯ 公開 昭和63年(1988)6月6日

審査請求 未請求 発明の数 1 (全7頁)

⑭ 発明の名称 スタート・ストップ発振器

⑰ 特 願 昭62-272907

⑱ 出 願 昭62(1987)10月28日

優先権主張 ⑲ 1986年10月30日 ⑳ 米国(U S)㉑ 924868

⑳ 発 明 者 ジェームズ ハリソン アメリカ合衆国 インディアナ州 インディアナポリス  
ドレイザ・セカン ウイロウミア・ドライブ 11055

㉒ 発 明 者 ウォルター ゴールド アメリカ合衆国 ニュージャージー州 プリンストン キン  
ギブソン グストン・ロード 645

㉓ 出 願 人 アールシーエー コー アメリカ合衆国 ニューヨーク州 10020 ニューヨーク  
ポレーション ロックフェラー プラザ 30

㉔ 代 理 人 弁理士 清水 哲 外2名

明 細 書

1. 発明の名称

スタート・ストップ発振器

2. 特許請求の範囲

(1) 供給される動作電流を受取るための電力入力手段と入力端子と出力端子とを有し、それらの入力端子と出力端子との間に結合された共振器が上記動作電流にตอบสนองして振動を生ずるようにされた増幅器手段と、

閉成時にตอบสนองして直流バイアスを上記共振器に供給する第1のスイッチ手段と、

付勢時にตอบสนองして上記動作電流を上記増幅器手段の上記電力入力手段へ供給する第2のスイッチ手段と、

付勢信号及び供給される周期的タイミング信号にตอบสนองして、第1の期間に上記第1のスイッチ手段を閉成し且つ第2のスイッチ手段を開放し、また、第2の期間に上記第1のスイッチ手段を開放し且つ上記第2のスイッチ手段を閉成し、更にまた、第3の期間に上記第1及び第2のスイッチ手

段の各々を開放するスイッチ制御手段と、を備えたスタート・ストップ発振器。

3. 発明の詳細な説明

<発明の分野>

この発明は発振器回路、特に、インダクターキャパシタ(L-C)共振器あるいはタンク回路を使用した型のスタート・ストップ(調歩式)あるいはパルス式発振器に関する。

<発明の背景>

スタート・ストップ発振器は特に、制御あるいはキーイング信号に対して予測可能な位相が一致して始まる振動のバーストを得ることが望まれるような所に使用すると有利である。例えば、そのような発振器は、テレビジョン受像機内のキャラクタ発生器にキャラクタ・ドット・クロック信号を供給するために効果的に使用することができる。ラスタの走査と同期して発振器をキーイングすることによって、キャラクタ発生器で生成されるキャラクタ・ドットは予測可能な走査時間に発生し、従って、そのキャラクタ・ドットで形成

される表示字幕は表示される映像に対して安定になる。もちろん、スタート・ストップ発振器にはその他多くの用途がある。

スタート・ストップ発振器内の周波数決定素子としてインダクタ・キャパシタ (L-C) 共振器を使用することは知られている。そのようなタンク回路は優れた周波数安定性を与えるが、リアクティブ素子のエネルギー蓄積特性のためパルスモードで動作させることは困難である。この問題に対する従来技術の解決法は全く不十分なものである。例えば、米国特許第 3,991,388号には、振動が1対のトランジスタ・スイッチによって速やかに減衰されるスタート・ストップ発振器が記載されている。その回路は1対の直列接続されたキャパシタに対して並列接続されたインダクタを含み、コルピッツ発振器のタンク回路を形成する。スイッチは、閉成時に、そのタンク回路の3個の素子の各々のために大地に対する通路を与えるので、各素子に蓄積されたエネルギーは速やかに消費され、それによって発振器は速やかに停止され

子との間に結合される。発振器がオフに変わる(例えば、水平ブランキング)期間に制御回路はトランジスタ・スイッチをオンにして、直流バイアスを共振器に供給し且つ同時に増幅器負荷トランジスタからゲート・バイアスを除去してその増幅器を消勢する。発振器は、トランジスタ・スイッチをオフにし且つ増幅器負荷トランジスタにゲート・バイアスを回復することによって始動される。発振器がオフである間にエネルギーが直流バイアス供給の結果として共振器内に蓄積されるので、発振器は直ちに一定のスタート位相で始動する。

#### <発明の要約>

一定のスタート位相の利点を得るためにスタート・ストップ発振器の共振器へ直流バイアスを供給する前述のモードは、共振器内及び発振器のオフ時に直流バイアスを供給するトランジスタ内で電力が連続的に消費されるので電力浪費という面で欠点を有することが認識されている。この電力浪費は、特に、発振器の平均デューティ・サイク

る。その構成には、発振開始のためにタンク回路エネルギーを元に戻さなければならないので、発振器停止のためにそのタンク回路エネルギーを消費することは始動時間を引き延ばすことになる、という欠点がある。

インダクタを通して直流を流してそこにエネルギーを蓄積し、それからその電流をスイッチによって遮断し、その蓄積されたインダクタ・エネルギーを開放して共振器回路のインダクタ及びキャパシタ間で振動させることによって、共振器回路内で速やかに且つ予測可能なスタート位相で発振を始めることは知られている。この原理を使用したスタート・ストップ型コルピッツ発振器の例は米国特許第 4,272,738号にジャーセクシ氏等により記載されている。その発振器はキャラクタ発生器用のドット・クロックとして使用するために提供されており、Nチャンネル電界効果トランジスタ (FET) 増幅器の入出力端子間に結合された共振器を含む。1対のNチャンネル・トランジスタ・スイッチが共振器の各端と正及び接地供給端

ルが時々非常に低くなる、例えばキャラクタ発生器のようなものの使用において問題となる。例えば、5×7フォントを使用した単一線のキャラクタを発生するためには7本のキャラクタ・ドットを必要とする。NTSC標準線期間の有効部分は約53マイクロ秒であるから、単一線のキャラクタの表示には各フィールド期間(16.7ミリ秒)の発振器オン時の約371マイクロ秒だけ必要となる。このことは、発振器が各フィールドの97%以上の間オフであるので、この期間に電力が通常のスタート・ストップ発振器の共振器バイアス回路内で浪費されて全体の効率が非常に低下することを意味する。この問題は、発振器が集積回路、つまり、効率の悪さによる熱上昇が集積化されあるいは外部冷却を必要とする回路の数を制限することになる回路、として構成される時に、特に、厄介なものとなる。

この発明は、スタート・ストップ発振器内での共振器電力浪費の前述の問題が存在することを認識して、上述の通常型式の低デューティ・サイク

ルでの応用における電力消費の減少及び効率改善の必要性を満たすことにある。

この発明を実施したスタート・ストップ発振器は、供給される動作電流を受取るための電力入力手段と信号入力及び信号出力端子とを有しそれらの端子間に共振器が結合されていて動作電流にตอบสนองして振動が生ずるようにされた増幅器手段を含む。第1のスイッチ手段は閉成時にตอบสนองして直流バイアスを共振器手段へ供給し、また、第2のスイッチ手段は閉成時にตอบสนองして増幅器手段の電力入力手段へ動作電流を供給する。スイッチ制御手段は、付勢信号及びそこに供給される周期的タイミング信号にตอบสนองして、第1の期間に第1のスイッチ手段を閉成して第2のスイッチ手段を開放し、第2の期間に第1のスイッチ手段を開放して第2のスイッチ手段を閉成し、また、第3の期間に上記スイッチ手段の各々を開放する。

この発明の更に別の面によれば、発振器は、増幅器手段によって生成された予め定められた数の周期の振動にตอบสนองして第3の期間を開始するため

作モード、オン・オフブライム (PRIMED) を有する発振器を備えた制御回路によって促進され、また、発振器が次の線期間にオンあるいはオフになるかどうかとは関係なく、キャラクタ・ドットの各線の終りに発振器をそのオフ・モードに強制的にさせるために掃蕩が使用される。更に、この特徴によって、複雑な電力裁定 (arbitration) 論理回路を必要とせずに発振器が同時にブライム及びオン動作モードになる可能性が防止され、また、装置全体において一様なキャラクタ・ドットの発生の信頼性及び反復性が改善される。

受像機は、RF変調されたテレビジョン信号を受信するためのアンテナ入力18と、OSDキャラクタ発生器12によって生成されたキャラクタ信号S3を受信するために結合されたビデオ処理装置20へベースバンド・ビデオ出力信号S2を供給するように結合された出力と、を有するチューナ装置16を含む。ビデオ処理装置20はビデオ信号S2の同期化成分を検出するための回路を含み、また、キャラクタ発生器12と偏向処理装置22とを同期化する

に増幅器手段から制御手段へ結合された掃蕩路を含む。

#### <実施例の説明>

第1図のテレビジョン受像機は、キャラクタ・ドット・クロック信号S1をスクリーン上表示 (on-screen display あるいはOSD) キャラクタ発生器12へ供給するためのスタート・ストップ発振器10 (点線で示す) を含む。この使用では、発振器10のオン・オフ・デューティ・サイクルは、受像機表示装置14上に表示されるキャラクタの線の数に依存する広範囲な値を越えて変化することが予想されるので、前述のように、この発明の改善された効率及び低電力消費の特徴が特に必要である。大体において、発振器の始動あるいはブライミング (priming) 電力は表示されるキャラクタ・ドットの線の直前の水平ブランキング期間にのみ供給され且つ空白のキャラクタ線に先行するブランキング期間あるいは垂直ブランキング期間には供給されないの、部分的に、上述の利点は生ずる。後述のように、この動作は、3つの異なる動

ためのタイミング信号 (T) を生成する。処理装置20によって得られるその他の機能は、キャラクタ信号S3をビデオ信号S2中へ挿入して表示装置用の表示ビデオ信号S4を発生させること、色相及び飽和度の制御、ピーキング、等を含む。チューナ16、ビデオ処理装置20、OSDキャラクタ発生器12の制御は制御装置24によって行なわれ、その制御装置は、実例として、チャンネル選択、キャラクタ選択及び種々のビデオ処理制御信号を発生するための使用者入力にตอบสนองするマイクロプロセッサを含む。字幕を表示する時、OSD発生器12は発振器10からドット・クロック信号S1を受信して、制御装置24によって与えられるメッセージ情報を装置14 (例えばキネスコープ) における表示用のドット・マトリクス形式のキャラクタに変換する。

この発明を実施したスタート・ストップ発振器10は、入力端子 (PAD 32) に接続されたゲート電極と出力端子 (PAD 34) に接続されたドレイン電極とを有するトランジスタT2及びT3から成る相補

形電界効果トランジスタ増幅器30を含む。この発明の好ましい使用では、共振器36を成す3個の外部構成要素を除いて共振器10のすべての素子は集積回路で構成されているので、上述の入力端子と出力端子はPADとして示されている。"PAD"なる用語は外部共振器36が接続される接着パッド(bonding pad)を短かくしたものである。共振器36は、入力端子及び出力端子32、34の間に接続されたインダクタL1と、端子32、34を接地してコルピッツ型共振器のタンク回路を形成する1対の分路キャパシタC1、C2を含む。動作電力が増幅器トランジスタT2とT3のソース電極に供給される時共振器が生成される。L1、C1、C2の構成要素の値は、この発明のこの例では、共振の公称周波数が約7MHzになるように選択される。その具体的な値はL1が26 $\mu$ Hであり、C1及びC2の各々が30pFである。1線について多数あるいは少数のキャラクタを表示するためにはより高いあるいはより低い周波数が使用される。

増幅器30の電力入力端子(例えば、T2とT3のソ

ース電極)用の動作電流は、トランジスタT1とT4から成る相補形電界効果トランジスタ・スイッチによって供給される。P型スイッチング・トランジスタT1の導電路は正極性供給バス38(電源電圧Vddが供給される)とP型増幅器トランジスタT2のソースとの間に接続される。また、N型スイッチング・トランジスタT4の導電路はN型増幅器トランジスタT3のソースと大地との間に接続される。スイッチング・トランジスタT1とT4が共にオンにバイアス(後述する)される時、動作電流が増幅器30(トランジスタT2とT3)に供給されて、振動が生成される。その増幅器はトランジスタT1とT4がオフの時に消勢される。この状態では、無入力時電力は増幅器30内では消勢されない。

1対の相補形トランジスタT5とT6から成る第2のスイッチは直流バイアスを共振器36に供給するために共振器10内に含まれる。このバイアスの値は、後述のように、一定の予測可能な位相で始動するように共振器を条件付ける、あるいはブライムすることである。また、後述のように、共振器を消勢し且つVdd供給バス38上への実質的な電力の放出を行なう電力スイッチT1とT4が閉成される時は、ブライミング・スイッチT5とT6が決して閉成されることがないようにされる。

直流バイアスはPチャンネル電界効果トランジスタT5の導電路を導電路を介してバス38からPAD 34へ供給され、また、Nチャンネル電界効果トランジスタT6の導電路を介してPAD 32から大地へ落とされる。双方のトランジスタがオンの時、直流バイアスは共振器36のインダクタL1を介してPAD 34からPAD 32へ流れる。この状態でインダクタL1の抵抗を無視すると、キャパシタC1とC2は、トランジスタT5のオン抵抗のVdd倍をトランジスタT5とT6のオン抵抗の総和で除算したものに等しい安定状態電圧に充電される。トランジスタT5とT6がオフに変わる時、インダクタL1を介して流れている直流バイアス電流は継続して流れようとするので、キャパシタC2を放電し、キャパシタC1を充電する。従って、増幅器出力における共振の第1周期はPAD 34において負に向かい、また、増幅器入

力(PAD 32)において正に向かう。

スタート・ストップ共振器10の残りの素子は、3つの異なる動作モード、すなわちブライム、オン及びオフを与えるために、表示されるキャラクタの発生と時間関係をもって増幅器電力スイッチ(T1、T4)及び共振器バイアス・スイッチ(T5、T6)を制御する機能を与える。特に、ブライミング信号Pは、偏向処理装置22によって与えられる水平ブランキング信号S5とキャラクタ発生器12によって与えられる有効列(active row)識別信号S6とを受信するために接続された入力を有するANDゲート40によって生成される。信号S6はキャラクタ・ドットの各水平線期間に対して高であり、またその他の場合は低である。従って、第2図に示すように、ANDゲート40の出力は表示されるべきキャラクタの線(例えば、線1)の前の水平ブランキング期間(T1-T2)にのみ高であり、その他の期間はすべて低である。ブライミング信号PはトランジスタT5のゲート電極に直接供給され、また、インバータ42を介してトランジス

タT6のゲート電極に供給される。従って、トランジスタT5及びT6は線1のブランキング期間(t1-t2)にオンであり、従って、前述のように共振器36をブライムする。

ANDゲート40の出力はまた、トランジスタT4とT1のゲートに接続された真の出力(Q)とその相補出力( $\bar{Q}$ )とを有する、負の端縁でトリガーされるフリップ・フロップ50のクロック入力CLに接続される。従って、ブライミング期間t1-t2の終りには、フリップ・フロップ50はブライミング信号Pの降下端縁でセットされるので、ブライミング信号Pがバイアス・トランジスタ(T5とT6)をオフにする時に電力スイッチング・トランジスタT1とT4はオンにされる。従って、増幅器30はオンになり、その入力におけるPAD 32からの上昇電圧(第2図の信号S7)及び出力における降下電圧(バイアス・トランジスタのターン・オフによって生ずる)は、増幅器30によって線1の有効部分の大部分を通して接続される振動を前述のように開始する。

T7、T8のゲートは発振器出力信号S7を受入れるために接続され、また、トランジスタT9、T10のゲートはフリップ・フロップ50の真の出力信号(Q)を受入れるために接続される。第2図に示すように、発振器出力信号はブライミング期間t1-t2に約電源電圧の $\frac{1}{2}$ にまで上昇する。この $\frac{1}{2}$ 電圧状態は、CMOS回路の論理閾値電圧が比較的広範囲にわたって変化し得るので、そのCMOS回路において不確定な論理状態をひきおこす。この問題点は、フリップ・フロップ50がリセット(すなわち、第2図示の水平ブランキング期間)である時は何時でも出力信号S8を一定の論理状態(この場合は高)にする形成回路60によって回避される。

カウンタ70はパルス形成発振器出力信号S8の周りを計数して、OSDキャラクタ発生器12用のドット・クロック信号S1と、308周期発生後に発振器を停止させるフリップ・フロップ50のリセット用の帰還信号S9とを発生させる。計数器70は、7MHz形成増幅器出力信号を2で除算してドット・クロック信号S1を生成するフリップ・フロップ72

増幅器30によって生成される振動はPAD 34からフリップ・フロップ50に到る帰還路によって線1の終りの少し前に終了される(第2図のt3)。この発明における上述の点は、(1)ブライミング電流が共振器36に供給された時に増幅器30がオンになって過度の電流が流れてタイミングを誤る可能性を回避すること、及び、(2)発振器がキャラクタ・ドットの各列の終りに電力低下状態を自動的に確実に呈するようにすること、の2つの理由による。この後者の特徴により、発振器のオン時間は有効列識別信号の期間とは無関係であり、従って、外部オン周期タイミングは不要となる。これらの特徴を与える帰還路は、増幅器30の出力34及びフリップ・フロップ50のリセット入力間にカスケード接続されたパルス形成回路60及びカウンタ70を含む。

パルス形成回路60は、相補電界効果トランジスタNANDゲートを形成するために接続されたPチャンネル・トランジスタT7、T10及びNチャンネル・トランジスタT8、T9を含む。トランジスタ

を含む。フリップ・フロップ72の出力は3ビット・カウンタ73及びデコーダ74によって7で除算され、この出力は更に、5ビット・カウンタ75及びデコーダ76によってリセット信号S9を生成するために22で除算される。従って、フリップ・フロップ50は、増幅器出力信号S7の308周期にตอบสนองする1線においてドット・クロック信号S1が154周期発生した後にリセットされる。その数154は、線当りのキャラクタ数に、キャラクタ+間隔における水平ドット数を乗算すること(すなわち、 $22 \times 7$ )によって決定される。この例では、キャラクタは5ドット幅と2ドットの間隔を持つものと仮定する。フリップ・フロップ72によって与えられる機能は、ドット・クロック信号S1が対称的なオン及びオフ時間を確実に有するようにすることである。信号S1のスタート位相を確実に不変なものにするために、フリップ・フロップ72はデコーダ76の出力によってリセットされる。カウンタ73と75もまた、不変な計数開始を得るために信号S9によってリセットされる。

#### 4. 図面の簡単な説明

第1図は、受像機内のキャラクタ発生器へキャラクタ・ドット信号を供給するためにこの発明を実施したスタート・ストップ発振器を有するテレビジョン受像機の、一部概略的な回路を示すブロック図、

第2図は第1図の受像機の動作を説明するためのタイミング図、である。


30……増幅器手段、32、34……入力及び出力端子、36……共振器、40、50、70……スイッチ制御手段、72、73……電力入力手段、75、76……第1のスイッチ手段、77、78……第2のスイッチ手段。


特許出願人

アール・シー・コーポレーション

代理人

清水 哲 ほか 2 名





オ 2 図

特許法第17条の2の規定による補正の掲載

平成 2.11.20 発行

手続補正書 (特許法第17条の2第1号の規定による補正)

平成2年8月10日



昭和 62 年特許願第 272907 号 (特開昭 63-133704 号, 昭和 63 年 6 月 6 日 発行 公開特許公報 63-1338 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 1 ( 3 )

Int. Cl.	識別記号	庁内整理番号
H03B 5/06 5/12		8731-5J D-8731-5J

特許庁長官 殿

1 事件の表示

特願昭62-272907号

2 発明の名称

スタート・ストップ発振器

3 補正をする者

事件との関係 特許出願人

名称 アルシーエー ライセンシング コーポレーション

4 代理人

郵便番号 851

住所 神戸市中央区雲井通7丁目1番1号

神戸新聞会館内 電話(078)251-2211

氏名 (5376) 清水 哲

住所 同上

氏名 (6299) 田中 浩

住所 同上

氏名 (6229) 荘司 正明



5 補正の対象

明細書の「発明の詳細な説明」の欄。

6 補正の内容

(1) 明細書第12頁第14行の記載全部を「入力時電力が増幅器30内で消費されることはない。」と訂正する。

(2) 同上第12頁第20行～第13頁第9行の「発振器を消勢し……大地へ落とされる。」を下記の通り訂正する。

記

電力スイッチT1とT4が閉成されるときはプライミング・スイッチT5とT6とは決して閉成されないような手段が構じられている。もしそうでないと、発振器は非動作状態となりまたV<sub>dd</sub>供給バス38から可成りの電力が引出されることになる。

直流バイアス電流が、バス38からPチャンネル電界効果トランジスタT6の導電路を介してPAD 34へ供給され、またNチャンネル電界効果トランジスタT5の導電路を介してPAD 32から大地へ流される。

(3) 明細書中の記載を下記の正誤表に従って補正する。

正 誤 表

頁	行	誤	正
9	7	電力裁定	給電調整
"	15	S3を受信するために結合された	S3も受入れるよう結合されている
12	16	スイッチは	スイッチが
"	17	含まれる	含まれている
13	10	バイアスは	バイアス電流は
17	6	約電源電圧の $\frac{1}{2}$	電源電圧の約 $\frac{1}{2}$
"	7	CMOS回路の	このようなCMOS回路においては
"	9	おいて不確定な	中間的(不確定)な
"	9	ひきおこす。	ひきおこすことがある。

以 上